RS-flip-flop. La principo de operacio, funkcia diagramoj, transiro tablo

Trigger - simpla aparato estas cifereca maŝino. Ĝi havas du ŝtataj stabileco. Unu el ĉi tiuj kondiĉoj estas asignita valoro "1", kaj la alia - "0". Ellasilon kondiĉo, kaj la valoro de la duuma informon kiu estas stokita en ĝi, la eligo signaloj estas difinita: Rekta kaj renversita. En la kazo kie la rekta produktado potencialo estas establita, kiu korespondas al logiko unu, la stato de flip-flop nomata unuo (la potencialo ĉe la renversita eligo estas nulo). Se la rekta produktado ne potencialo, do la ellasilon kondiĉo nomiĝas nulo.

Ekigiloj estas klasifikitaj de la sekvaj karakterizaĵoj:

1. Per la metodo de registrado informo (sinkronigita kaj nesinkrona).

2. Per vojo de kontrolo informon (statistiko, dinamika, unu-scenejo, multistage).

3. Per vojo de efektivigo de la logika ligojn (JK-flip-flop, RS-ellasiloj, T-Triger, D-flip-flop kaj aliaj tipoj).

La ĉefaj parametroj de ĉiuj specoj de ekigiloj estas la plej granda valoro de la eniga signalo daŭro, la malfruo tempo postulata por ŝanĝi la flip-flop, kaj permesante operacion tempo.

En ĉi tiu artikolo, ni parolu pri tiu tipo de mekanismo, kiel RS-flip-flop. Ili estas de du tipoj: sinkrona kaj nesinkrona.

Asynchronous RS-flip-flop havas du liniojn konstrue (R kaj S) enigo. Tiu aparato funkcias laŭ la transiro tablo.

Malpermesitaj por tia flip-flop estas kombino de signaloj ĉe la enigoj de la mekanismo, kaŭzante staton de necerteco. Tiu kombinaĵo povas esti esprimita kiel postulo RtSt = 0. En minimumiganta la Karnaugh mapo montrata leĝo ellasilon operacio, kiu estas nomita la karakteriza ekvacio: Q (t + 1) = St V R'tQt. Tiel RtSt estas nulo.

Sur la funkcia diagramon montras la RS-flip-flop nesinkrona tipo NAND kaj la dua agado en NOR elementoj.

La dua tipo - sinkrona RS-FF. Tia aparato estas strukture havas tri rektajn enigoj S, R, kaj C. La diferenco inter la sinkrona kaj nesinkrona tipo flip-flop estas la ĉeesto de sincronización enigo (C). Ĝi estas necesa por la sekvaj kialoj: ĉar en la aparato enigoj (logiko elemento) signaloj estas senditaj ne ĉiam samtempe. Ĉi tio estas pro la fakto ke ili pasas tra malsamaj tipoj kaj nombro de nodoj kiuj havas malsamajn prokrastoj. Tiu fenomeno nomiĝas «matĉo." Rezulte de tiaj "eventoj" signalo valoroj akiris estos aldonitan al la antaŭaj valoroj de la aliaj signaloj. Ĉio ĉi kondukas al falsa alarmo aparatoj.

Tiu fenomeno povas esti eliminita per la apliko de la enigo signaloj tempo gating aparato. Nome, ĉe la eniro de NAND pordego krom rekte informo signaloj provizitaj ŝlosilo sinkronigante pulsos, tiu tempo informojn al la enigo signaloj havas tempon por ŝlosi sur la enigo.

La ĉefa kondiĉo por ĝusta operacio de ŝanĝo logiko stadioj en la RS-flip-flop kaj logiko kontrolitaj de ili - Rt neakceptindo samtempaj agoj aŭ signalas St, oni conmutación aparato, kaj inform-akiro de la produktado Q (t + 1) flip-flop. Tiurilate, la potencial serio enhavas nur sinkronaj elementoj.

RS-tipo flip-flop sinkronaj karakteriza reprezentitaj per la ekvacio: Q (t + 1) = StCt V R'tQt V QtC't.

La foto montras la RS-ellasilon sinkrona tipo NAND. Eniro KAJ pordegon, NE logika unuo estas transdonita al la conmutación datumoj enigo S aŭ R por la necesajn enigoj nesinkrona RS tajpi klinko kun renversita enigo nur kiam la enigo al sinkrona (C) signalo ĉe logiko tiu.